USB3.0 Hub下游端口接收机一致性测试方案

一、测试概述与适用范围

1.1 测试适用对象

本方案专属USB3.0 Hub（集线器）下游端口（Downstream Port, DFP） 接收一致性测试，针对Hub下行SSRX/SSTX差分端口，验证高速接收链路的时钟恢复、均衡能力、抖动容限及误码性能，适用于研发调试、量产可靠性验证、USB3.0官方预认证测试。

与上游端口测试的核心差异：下游端口在拓扑中面向USB设备（UFP），环回激活时Hub的角色是环回从设备（Loopback Slave） ，由外部主机或测试夹具作为环回主设备（Loopback Master） 发起TS2训练序列激活环回，而非像上游端口那样由Hub自身PHY控制环回逻辑。

不适用场景：Hub上游端口、普通USB设备端口、主机Host端口（端口架构、环回逻辑、链路协商参数存在差异）。

1.2 测试原理（Hub下游口专属）

采用USBIF标准Retimed Loopback（重定时回环）认证测试机制：外部主机或专用测试夹具作为环回主设备（Loopback Master） 生成带可控损耗、抖动、噪声的USB3.0 5Gbps标准测试码流，输入Hub下游RX接收端口；Hub内部USB3.0 PHY完成CTLE信号均衡、CDR时钟重定时恢复后，通过下游端口原生环回逻辑将接收数据从该端口TX回传至环回主设备；主设备内置误码检测器逐比特比对收发码型，统计误码数量，计算误码率BER，判定端口接收性能是否合规。

CTLE 全称 Continuous-Time Linear Equalizer，连续时间线性均衡器，是 USB3.0 / 高速 SerDes 接收端 PHY 内置的核心信号补偿电路，也是 Hub 下游端口 Loopback 测试中关键的 PHY 参数。通过频域中的极点和零点在特定频率上达到峰值来补偿信道高频损耗。

┌─────────────────────────────────────────────────────────────────────────┐
│               环回主设备（Loopback Master）                            │
│            ┌──────────────┐         ┌─────────────────────────┐       │
│            │ PG 码型发生器 │────────→│ ED 误码检测器（接收比对）│       │
│            │ 带抖动注入    │         │                         │       │
│            └──────────────┘         └─────────────────────────┘       │
└───────────────────┬───────────────────────────┬───────────────────────┘
                    │ PG发送路径                │ ED回环接收路径
                    ▼                           ▲
┌─────────────────────────────────────────────────────────────────────┐
│ USB3.0 参考损耗信道板（3.5dB/6.5dB）                                │
│ 作用：模拟长线插入损耗、ISI码间干扰                                   │
└───────────────────────────────┬─────────────────────────────────────┘
                                │
                                ▼
┌─────────────────────────────────────────────────────────────────────┐
│ USB3.0 专用一致性测试夹具（Host/Device二选一）                       │
│ 【TP1校准测试点】← 示波器差分探头挂载点（必测点）                    │
└───────────────────────────────┬─────────────────────────────────────┘
                                │
                                ▼
┌─────────────────────────────────────────────────────────────────────┐
│ DUT 待测件（Hub下游端口）——环回从设备（Loopback Slave）              │
│  1. SSRX_P / SSRX_N 接收差分引脚 ← 接收测试码流                     │
│  2. PHY内部CDR时钟恢复、CTLE均衡、重定时Retimed处理                  │
│  3. 内部环回逻辑：接收比特从本端口SSTX_P / SSTX_N输出回传            │
│  4. 接收TS2有序集中Loopback位=1后进入Loopback.Active状态            │
└─────────────────────────────────────────────────────────────────────┘

信号流向说明：主设备PG发送路径（红色箭头）经信道板→夹具TP1→Hub下游SSRX；Hub环回路径（蓝色箭头）从下游SSTX返回主设备ED误码检测器，形成完整闭环。

1.3 核心判定标准

USB3.0协议强制指标：接收端误码率 BER ≤ 1×10⁻¹²

补充认证要求：测试过程无链路失锁、无滑码、无训练序列协商失败，所有抖动频点测试均需满足BER指标。

1.4 两种测试模式

• 外部主机/夹具环回测试（USBIF认证唯一有效模式） ：外接仪器或主机闭环比对，数据权威，用于认证送检
• 专用测试脚本/寄存器环回模式：通过软件脚本（如Rockchip提供的linux-eye工具）向Hub下发环回指令，使Hub下游端口进入环回测试模式，用于快速调试与量产初筛

1.5 核心术语解释（快速索引）

二、测试环境与硬件清单

2.1 环境要求

• 环境温度：25℃±5℃，湿度：40%~60%，无强电磁干扰
• 测试台面接地良好，仪器、DUT共地，避免地弹噪声影响PHY接收性能
• 测试过程中严禁触碰线缆及夹具，确需操作需暂停测试并重新校准受压眼图
• 所有差分链路严格保持100Ω差分阻抗，无阻抗突变、无线缆挤压、无串扰
• Hub上游端口连接至环回主设备（主机或测试夹具），其他下游端口全部悬空

2.2 硬件设备

• 环回主设备（Loopback Master） ：以下任选其一
  • 高速BERT测试仪：力科PeRT3、泰克BERTScope、安立MP1900A
  • 专用USB3.0环回测试插头（如PassMark USB3.0 Loopback Plug），内置CPU和固件，可独立执行数据环回与吞吐量测试
  • 运行专用测试脚本的主机（如Rockchip平台配合linux-eye工具）
• 高速实时示波器：带宽≥13GHz，支持差分眼图分析，用于受压眼图校准
• USB3.0官方一致性测试夹具（Host/Device二选一）、USB3.0标准参考损耗信道板（3.5dB短/6.5dB长）
• 低损耗高速差分同轴电缆（100Ω差分阻抗）、50Ω匹配负载
• DUT：待测USB3.0集线器（仅测试下游端口）
• 高精度直流电源：纹波≤10mV，杜绝电源噪声导致误码
• （可选）专用HUB测试脚本：如Rockchip平台linux-eye工具，用于进入环回模式

三、标准硬件接线拓扑（Hub下游口专属）

• 严格遵循USBIF认证环回接线规范，仅针对Hub单个下游端口构建闭环测试链路，其他下游端口全部悬空
• 环回主设备（PG） → USB3.0参考损耗信道板 → 测试夹具TP1测试点 → Hub下游SSRX_P/SSRX_N差分接收引脚
• Hub下游SSTX_P/SSTX_N差分发送引脚 → 测试夹具 → 环回主设备（ED误码检测器）
• 示波器差分探头挂载于夹具TP1测试点（信道板输出、Hub下游口输入前端），用于校准受压眼图

   环回主设备PG ──→ 信道板 ──→ [TP1] ──→ Hub下游SSRX（接收）
                                  │
                              示波器探头
                                  │
   环回主设备ED  ←────────────────── Hub下游SSTX（环回发送）

关键约束：Hub上游端口必须连接至环回主设备（或主机），以建立LTSSM链路训练所需的物理链路；非目标下游端口全部悬空且VBUS断电。

四、完整分步测试流程

步骤1：DUT上电初始化与前置检查

1. 高精度电源为Hub上电，监测供电电压、静态工作电流，确保无过流、欠压、电压纹波超标。
2. 完成Hub硬件复位，等待整机初始化完成。关键操作：关闭Hub自动省电休眠功能（如Linux内核中CONFIG_PM下的usb_autosuspend_delay设置为-1），防止链路训练时端口进入休眠状态导致环回激活失败。
3. 环回主设备（BERT或测试主机）开机预热30分钟，完成仪器自校准。
4. 确认除目标下游端口外，其他下游端口全部悬空且VBUS断电。
5. 将Hub上游端口连接至环回主设备，确保物理链路建立。

步骤2：受压眼图（Stressed Eye）校准（认证必做前置项）

本步骤模拟USB3.0长线传输、信道损耗、码间干扰恶劣场景，为Hub下游端口抖动容限测试提供基准。

1. 环回主设备PG参数配置：速率5Gbps、开启SSC扩频、-3.5dB去加重、标准RJ=0.0121UI RMS。
2. 示波器挂载TP1测试点，抓取原始输入眼图，按USBIF标准逐频点注入正弦抖动SJ。
3. 【关键】 调节主设备输出幅度，直至示波器测得的眼图恰好落在USB3.0规范定义的“受压眼图模板（Stressed Eye Mask）”合规边界内（典型目标：眼高≈100mV、眼宽≈0.2UI）。
4. 校准完成后锁定仪器参数，测试全程不得修改幅度、抖动、衰减配置。

步骤3：LTSSM链路训练，激活Hub下游口Loopback.Active环回状态

下游端口环回激活由环回主设备（Master） 发起，Hub下游端口作为环回从设备（Slave） 响应。

1. 环回主设备发送2ms Polling LFPS唤醒信号，唤醒Hub下游PHY，进入Polling链路检测状态。
2. 连续发送65536个TSEQ训练序列，完成收发链路阻抗匹配、差分极性反转协商。
3. 发送256个TS1有序集，完成5Gbps速率锁定、初始链路均衡参数协商。
4. 【核心步骤】 发送256个TS2有序集，强制将TS2 Symbol 5的Bit3置1（Loopback=1） ，向Hub下游端口下发环回激活指令。
5. 等待Hub下游端口应答握手，确认LTSSM状态跳转至Loopback.Active，环回模式激活成功。

状态验证：可通过读取Hub PHY寄存器或主设备链路状态日志确认——若返回值为Link:Testmode或Loopback，表示已进入环回测试模式。

步骤4：环回预测试与链路同步校验

1. 环回主设备发送USB标准CP0测试码型（每354个Symbol插入1个SKP时钟补偿序列），持续2ms BDAT同步测试。
2. 监测链路状态，连续无误码传输≥3×10⁹ Symbol，确认Hub下游CDR时钟稳定锁定、无失锁、无滑码。
3. 开启主设备异步SKP补偿模式，适配环回链路微小时钟频差。

步骤5：正式BER误码率测试（抖动容限全频点测试）

采用USBIF标准多频点抖动叠加测试，每频点独立测试、独立统计数据。

5.1 码型配置

认证测试：固定使用CP0标准测试码型；可靠性摸底测试可拓展PRBS7/PRBS31/CJPAT。

5.2 标准抖动测试参数表

注：表中所有SJ幅度均为峰峰值（Peak-to-Peak） ，非RMS有效值或半幅值。

5.3 单频点测试规范

1. 单频点累积有效比对量以环回主设备误码检测器实际锁定的比特数为准，确保有效比对量≥1×10¹³ bits。
2. 主设备全程统计：总传输比特数、错误比特数、误码秒、链路失锁次数、SKP补偿异常次数。
3. 任意频点出现误码超标、失锁、滑码，直接判定测试Fail。

步骤6：两种测试实现方式

方式A：BERT/专用夹具环回比对（官方认证标准）

环回主设备（BERT或专用测试插头）发送测试码流，Hub下游端口环回数据回传至主设备ED检测器，逐比特比对自动计算BER。数据可用于USBIF认证提交。

方式B：专用测试脚本环回模式（快速调试）

使用芯片平台提供的专用测试工具（如Rockchip的linux-eye脚本），通过软件向Hub下发环回指令，快速进入环回测试模式。

操作示例（Rockchip平台） ：

# 1. 确认Hub信息
cat /var/log/kern.log | grep "USB3.0 Hub"
# 输出示例：usb 6-1: Product: USB3.0 Hub, Manufacturer: GenesysLogic

# 2. 执行测试脚本
./linux-eye
# 选择目标Hub（Super-Speed）
# 选择目标下游端口（1~4）
# 开始测试，输入q退出

需注意：此方式仅用于研发调试与量产初筛，不可用于官方认证。

步骤7：测试收尾与数据归档

1. 停止码型发送，清零所有误码计数器。
2. 下发链路退出指令，让Hub下游端口LTSSM从Loopback.Active切回。有三种退出方式：
   • 通过Recovery退出（最低延迟）：主设备发送LFPS退出信号，端口回到U0正常工作状态，耗时毫秒级
   • 通过Warm Reset退出：发送80~120ms LFPS信号，端口回到Rx.Detect状态
   • 超时退出：2ms定时器超时后进入SS.Inactive
3. 将Hub下游端口环回使能位清0，防止下个项目端口卡在异常状态。
4. 完整导出测试数据：各频点BER报表、受压眼图截图、链路状态日志、Pass/Fail判定结果。
5. 仪器断电、拆除测试线缆，Hub下电复位。

五、Hub下游端口专属常见异常与排查方案

5.1 无法进入Loopback.Active环回状态

5.2 BER误码率超标、随机误码

5.3 链路频繁失锁、滑码、SKP补偿异常

六、测试Pass/Fail最终判定结论