PHY中的CTLE、DFE和CDR

SerDes RX收到的不是发送端当初发出的那个“方正”的数字信号。它像一个坐了十几个小时经济舱、转机两次、行李还被摔过的旅客—幅度低了，边沿钝了，前后比特互相挤在一起，连什么时候该睁眼都不太确定。

SerDes接收端不是一个简单比较器，而是一套小型“信号急救中心”：

CTLE：先把轮廓拉回来
补偿信道的低通特性，提升高频比例，让被拖慢的边沿重新变得可辨认。

DFE：再把历史欠账扣掉
根据判定的前几个符号，估算留下的尾巴，并从当前采样值中减掉。

CDR：最后决定何时下刀
从数据跳变中恢复时钟，把采样点重新放到眼图中心附近。

**一句话记忆：**
**CTLE是在“频率域”补偿高频，DFE是在“时间域”消除ISI。**

一、信道把信号折腾成了什么样？

SerDes通道通常包含芯片封装、BGA过孔、PCB走线、连接器、背板、铜缆，甚至光电转换前后的电接口。每一段结构都会贡献损耗、反射、串扰、噪声和时延不均。

1. 高频损耗：边沿最先被削掉

PCB介质损耗与导体损耗通常会随频率升高而增加。数字边沿之所以陡，是因为它包含丰富的高频谐波；高频成分被优先衰减后，边沿变缓。

2. 脉冲展宽：前一个比特开始干涉后一个比特

真实通道的脉冲响应却会向前、向后拖尾。当前符号的采样值，不再只由当前比特决定，还混入了前几个甚至后几个符号的影响，这就是码间干扰，ISI（Inter-Symbol Interference）。

r[n] = a0x[n] + a1x[n−1] + … + noise

式子不用怕。翻译成人话就是：你现在看到的这个电压，不只属于“现在”，还带着“过去”的残影。

3. 抖动：采样时刻也开始摇摆

幅度失真只是问题的一半。串扰、电源噪声、PLL相噪、占空比失真、反射等因素，还会让边沿在时间轴上来回晃动。眼图水平方向越来越窄，意味着接收端可安全采样的时间窗口越来越小。

二、CTLE：先把边沿拉起来

CTLE是Continuous-Time Linear Equalizer，连续时间线性均衡器。它通常位于RX模拟前端，在信号被采样和判决之前工作。

CTLE的核心思路：既然信道像低通滤波器，高频比低频掉得更厉害，那接收端就做一个带高频峰化的响应，尽量把整体频率响应拉平。

CTLE是线性均衡器。它在抬高高频信号的同时，也会把同频段的热噪声、串扰和部分随机噪声一起抬高。它像给一张模糊照片做锐化：轮廓更清楚了，但背景里的颗粒也可能突然精神起来。

CTLE开得越大，不代表链路越好。

过度峰化可能带来噪声放大、过冲、振铃、后级饱和和误码率上升。工程上追求的不是“曲线最猛”，而是“最终BER最小、眼图裕量最大”

三、DFE：减掉过去的拖尾

CTLE把整体频率响应修得更像样以后，通道残留的后游标ISI、反射和串扰仍可能很明显。这时就轮到DFE登场。

DFE全称是Decision Feedback Equalizer，判决反馈均衡器。它的核心逻辑是：“既然我已经知道前几个符号判成了什么，就能估算它们在当前采样点留下多少尾巴，然后提前扣掉。”

z[n] = r[n] − h1â[n−1] − … − hKâ[n−K]

其中，â[n−1]表示上一个已经判定的符号，h1、h2…就是DFE各个Tap的权重。若第一个后游标最严重，Tap1的权重通常最大；如果某个连接器反射在3UI后出现，Tap3可能就会特别忙。

DFE最大的优势：不直接把输入噪声一起线性放大

DFE不是简单对模拟输入做高频增益，而是利用离散判决结果去消除确定性的后游标。因此，它对严重后游标ISI往往非常有效，而且不像CTLE那样直接把输入端同频噪声整体抬起来。

这也是为什么很多长背板、多个连接器或高损耗链路里，CTLE和DFE通常一起出现：CTLE先把信号拉回可判决区，DFE再精细清理历史拖尾。一个负责“广谱修复”，一个负责“定点清除”。

DFE的代价：它可能把一次误判变成连续剧

DFE依赖“前面的判决是对的”。一旦某个符号判错，错误结果会进入反馈路径，影响后续若干个UI，这叫错误传播。就像第一张发票录错了，后面的报表还都引用了它，最后财务看着你沉默了三分钟。

四、CDR：波形修好后采样

时钟信息被编码在数据跳变里，RX必须自己从数据中恢复出采样节拍，这就是CDR—Clock and Data Recovery，时钟与数据恢复。

哪怕眼图垂直方向已经打开，如果采样点落在边沿附近，仍然会频繁误判。CDR的任务不是单纯“算出频率”，而是持续跟踪输入数据的相位变化，把采样时刻尽量放到眼图中央。

CDR内部大致在做什么？

典型CDR包含相位检测器、环路滤波器、VCO/DCO以及分频或多相时钟结构。相位检测器观察数据跳变相对本地时钟是“早了还是晚了”，环路据此调整本地时钟，直到频率和相位进入可用范围。

五、三者为什么缺一不可？因为它们解决的不是同一道题

一句话记忆：

CTLE负责“把照片锐化”，DFE负责“消除重影”，CDR负责“按下快门的那一刻别手抖”。三件事都做好，RX才有机会把0和1认回来。

六、不是排队上班，而是互相影响

Channel → CTLE → DFE → CDR

CTLE位于模拟前端；采样器、DFE和CDR形成强耦合关系。CDR提供采样相位，DFE利用采样判决做反馈；均衡后更清晰的跳变又能帮助相位检测器稳定工作。很多接收机在锁定过程中会联合执行增益、CTLE、DFE和相位的自适应。

这就带来一个典型的“鸡生蛋”问题：

CDR想锁定，需要相对清楚的跳变；
DFE想正确收敛，需要相对可靠的判决与时钟；
CTLE想选到合适档位，又常以眼高、眼宽或误码指标作为评价依据。

七、到了PAM4，为什么更难伺候？

NRZ只有一个判决门限和一只眼；PAM4有四个电平、三个判决门限和三只眼。相同峰峰值摆幅被分成三段后，单只眼的垂直裕量天然更小。

这会同时放大CTLE、DFE和CDR的难度：

• CTLE：高频峰化稍微过头，噪声就可能跨过相邻电平门限；三只眼未必同时受益。
• DFE：反馈符号不再只有±1，Tap计算与多电平判决更复杂，错误传播也更棘手。
• CDR：不同幅度跳变的过零位置、非线性和噪声敏感度不同，相位检测需要更谨慎。

因此，PAM4接收端常会配合更多校准：门限自适应、线性度校准、前端增益控制、多个slicer、眼图监视器以及FEC。注意：FEC是最后兜底，不是让模拟前端摆烂的许可证。如果原始BER太差，FEC也会从“纠错码”变成“遗言整理器”。

八、把整个RX看成一支救援队

现在再回头看SerDes接收端，就不会觉得CTLE、DFE和CDR是“为了复杂而复杂”。它们分别对应高速通道的三种根本性伤害：

频率响应被扭曲

高频损耗让边沿变慢，CTLE先恢复高低频之间的平衡。

符号之间互相串门

脉冲拖尾和反射造成后游标ISI，DFE按历史判决逐项扣除。

采样节拍失去基准

时钟嵌在数据里且带有抖动，CDR恢复频率与相位并驱动采样。

真正优秀的RX，不是某一个模块参数特别夸张，而是三者配合得恰到好处：CTLE不过度放大噪声，DFE不把错误反馈成连续剧，CDR既能跟踪低频漂移，又不会追着高频抖动满场跑。

CTLE修形，DFE去尾，CDR定时—三者一起，才把一条被通道揉皱的比特流，重新熨回可以被芯片相信的数据。

原文转自：https://mp.weixin.qq.com/s/PEATTWDnv3f_U_ppiDDtzg